FPGA tervezés

FPGA fejlesztések modellezése, implementálása és verifikálása

 

A HDL Coder™ és a HDL Verifier™ felgyorsítja az FPGA és ASIC fejlesztéseget, így akár napok vagy hetek alatt el végezhetők a korábban hónapokban mérhető folyamatok. Ráadásul a HDL Coder integrálva van a Xilinx® és Altera® FPGA tervező eszközeivel, hogy eszközre optimalizált megoldást kaphassunk.

 

A HDL Coder-rel és a HDL Verifier-rel lehetőség nyílik:

  • algoritmusok modellezésére, szimulálására és vizsgálatára MATLAB-ban és Simulink-ben
  • eszköz független és eszközre optimalizált HDL kód generálására
  • Xilinx és Altera FPGA-k programozására MATLAB-ból és Simulink-ből
  •  FPGA tervek rendszer szintű specifikációval való verifikálására